Открывание ларчиков

RIGOL 7000
electrodyssey
Вчера получил рекламное письмо от Rigol которые выпустили новый осциллограф, по беспрецедентной (по их мнению) цене в среднем секторе рынка.
Из особенностей:
Read more...Collapse )
Tags:

The Calculus of Service Availability - статья о надёжности распределённых систем
electrodyssey
Пишик, который крутой SRE, а так же дуруг и ай бырат, пригнал ссылку на хорошую вводную статью о надёжности распределённых систем, в погоне за улучшением SLO. Было интересно из за методического подхода и применения измеримых показателей.
После прочтения, уяснил для себя что надёжность каждого критического компонента системы должна быть на порядок выше, чем финальные SLO, т.е. каждый компонент должен быть в десять раз надёжней чем вся система в целом (математические небожители из моей ленты здесь посмеются, но мне было неочевидно). В простой и ясной форме изложено на что следует обратить внимание при проектировании, тестировании и планировании ресурсов. Хорошая на мой взгляд статья.

"The Calculus of Service Availability" - BEN TREYNOR, MIKE DAHLIN, VIVEK RAU, BETSY BEYER

Макро Групп - "Реализация протокола JEDEC JESD204B/C на ПЛИС Xilinx"
electrodyssey
Посмотрел презентацию "Реализация протокола JEDEC JESD204B/C на ПЛИС Xilinx.". Через некоторое время запись появится в каталоге видео macrogroup.ru. Интересная тема и хороший докладчик, их специалист по продукции Xilinx - Владимир Викулин.

Из аннонса:
о где взять необходимую информацию и документацию
о какие устройства поддерживают стандарт JESD204
о чем различаются версии стандартов
о какие IP-ядра и демонстрационные проекты для ПЛИС и СнК Xilinx существуют и где их взять
о как имплементировать IP-ядра в ПЛИС и СнК Xilinx и выполнить симуляцию

В прошлый раз, смотрел его вебинар "Системы на кристалле на базе IP-ядер RISС-V – реализация на ПЛИС Xilinx."
Очень крутой чувак, всегда показывает пошагово вживую на vivado, неспешно, с пояснениями и нюансами (не всегда очевидными людям не сильно опытным, вроде меня).

Ссылка на видео
Tags: ,

Kicad - соединения слоёв переходными отверстиями
electrodyssey
Многим хорош Kicad, свободен, кросплатформенен и многое умеет, но есть у него и странные вывихи в пользовательском интерфейсе.
Сегодня пытался соединить переходными два полигона с верхней и нижней стороны платы, хотел сделать теплоотвод и нарвался на неприятную особенность. Каждый раз после сохранения файла, вокруг переходных зияли чёрные кружки без меди. Выручил как всегда google engineering. После того переходные были расставлены по дорожкам соединённым с цепью из которой строился полигон, всё заработало!

КартинкиCollapse )
Tags: ,

Резак LJ promo с помощью Adblock Plus
electrodyssey
Дорогие товарищи, промо всё таки режется, следущей строчкой (по крайней мере, у меня это сработало надёжно, на ABP v 2.8.2 под Firefox)

##article[class*="entryunit--feedpromo-entry"]

Вот скриншотик странички настроек Addblock Plus, которая появляется если в меню ABP зайти в "Filter preferences".


lboard spartan-6 плата: Жива и исполняет конфигурационный .bin файл!
electrodyssey
Lboard сегодня впервые успешно загрузилась! Как всегда, не обошлось без приключений. Вторая партия плат снова оказалось бракованой, из за слипшихся дорожек, на которые я не обратил внимания (это было видно только при большом увеличении). Так же, посадочное место Spartan-6, было смещено относительно разметочной сетки и полоски под ножками превратились в пьяные змеи. Если с первым дефектом удалось разобраться относительно легко, перерезав спайки скальпелем, то распаивать чип под кривые места было сущей мукой. В довершении ко всему, почти все элементы (включая сам Spartan-6) были выпаяны и "пересажены" с самой первой, дефектной платы, с помощью старой термовоздушки Yihua, которую я забрал у друга. Если пробовали вот так вот выпаивать TQFP-144 без насадки, то поймёте :) Исправления к трассировке платы уже загружены в репозиторий. Код загрузчика, как и обещалось, тоже.
Самое же главное, конечно то что плата грузится и жизнерадостно светит светодиодом. Предстоит ещё немало проверок, в ходе которых станет ясно, нужны ли ещё доработки или проще слепить новый дизайн.
Главной целью было "пощупать" FPGA и отработать загрузку Spartan-6 в режиме Slave Select-Map, что и было с успехом выполнено.
Конфигурационный .bin файл загружается через виртуальный USB/COM порт(FT232R) по протоколу XMODEM-CRC и хранится на flash памяти m25p16.
Из за того что Atmega 328p не слишком быстро работает с GPIO, загрузка длится две секунды, но это легко устранить, заменив её на мощный микроконтроллер с быстрым GPIO.

Схема, плата и исходники в репозиториях:
https://github.com/electrodyssey/lboard
https://github.com/electrodyssey/lboardldr

Отдельное спасибо Иосифу Григорьевичу Каршенбойму, который терпеливо отвечал на мои тупые вопросы, без его помощи я бы долго ещё провозился. Спасибо всем моим друзьям, снабжавших меня книжками, в то время, когда мне это было очень нужно ) Так же спасибо всем тем, кто отвечает на вопросы в форумах и публикует свой код, это здорово.

Когда у нас уже есть плата, можно приступить к развлечениям в стиле DDS, многоканальных ШИМ и прочего прелестного.


"Теперь-то уж мы повеселимся всласть!" (c) - Карлсон который живёт на крыше.

Под катом картинки.
Read more...Collapse )

Шина в иерархии Kicad / Hierarchical bus in Kicad
electrodyssey
У меня ушло довольно много времени на то чтобы понять как использовать шины в иерархии схемных листов Kicad. ERC постоянно выдавал ошибку о неподключённых выводах. После напряжённых поисков в Интернет и битья лбом о клавиатуру, выяснил для себя что:

1. Имена проводников "nets" в шине, должны соответсвовать имени шины. Т.е. если шина зовётся CD[0..7], то каждый проводник должен называться CD0, CD1, .., CD7. Если назвать их D1, и.т.п., то Kicad не поймёт, чего от него хотят.

2. К шине цепляется иерархическая метка, с названием шины (то же самое имя CD[0..7].

3. Для совместимости со старыми версиями Kicad, лучше отмаркировать саму шину с помощью местной метки - "local label".

Вот как это выглядит в вернем уровне иерархии "root". Шина CD[0..7] соединяeт два листа.


А вот как шина выглядит внутри листа:



Надеюсь что это заметка сэкономит кому-нибудь время и испореченную клавиатуру


Hierarchical bus in Kicad


Spent some time figuring out how to use a bus entry across the schematics hierarchy.

Rules are simple:

1. Names of the nets in a bus must correspond to the bus name. Example: if a bus name is CD[0..7], net names must be: CD0, CD1,.. and so on.

2. Attach a hierarchical label to a bus. Hierarchical label name must be same: CD[0..7].

3.Place a local label on the bus itself. This is needed for compatibility with the old Kicad versions.
Tags: , ,

?

Log in

No account? Create an account